元件布线规则：
　　1、画定布线区域距PCB 板边≤1mm 的区域内，以及安装孔周围1mm 内，禁止布线； 2、电源线尽可能的宽，不应低于18mil；信号 线宽不应低于12mil；cpu 入出线不应低于10mil（或8mil）；线间距不低于10mil； 3、正常过孔不低于30mil； 4、 双列直插：焊盘60mil，孔径40mil； 1/4W 电阻：51*55mil（0805 表贴）；直插时焊盘62mil，孔42mil； 无极电容： 51*55mil（0805 表贴）；直插时焊盘50mil，孔径28mil； 5、 注意电源线与地线应尽可能呈放射状，以及信号线不能出现回环走线。
　　1、下面的一些系统要特别注意抗电磁干扰：
　　(1) 微控制器时钟频率特别高，总线周期特别快的系统。
　　(2) 系统含有大功率，大电流驱动电路，如产生火花的继电器，大电流开关等。
　　(3) 含微弱模拟信号电路以及高精度A/D 变换电路的系统。
　　CMOS 工艺制造的微控制噪声高，噪声容限也很高，数字电路是迭加100~200mv 噪声并不影响其工作。若图中AB 线是一模拟信号，这种干扰就变为不能容忍。
　　高频电路中，电容的分布电感不可忽略，电感的分布电容不可忽略。电阻产生对高频信号的反射，引线的分布电容会起作用，当长度大于噪声频率相应波长的1/20 时，就产生天线效应，噪声通过引线向外发射。一个双列直扦的24 引脚集成电路扦座，引入4~18nH 的分布电感，这些小的分布参数对于这行较低频率下的微控制器系统中是可以忽略不计的；而对于高速系统必须予以特别注意。
　　每10 片左右的集成电路要加一片充放电电容，或称为蓄放电容，电容大小可选10uf。最好不用电解电容，电解电容是两层溥膜卷起来的，这种卷起来的结构在高频时表现为电感，最好使用胆电容或聚碳酸酝电容。（用大容量的钽电容或聚酷电容而不用电解电容作电路充放电储能电容。）
　　去耦电容值的选取并不严格，可按C=1/f 计算；即10MHz 取0.1uf，对微控制器构成的系统，取0.1~0.01uf 之间都可以。
　　每个集成电路一个去耦电容。每个电解电容边上都要加一个小的高频旁路电容。
　　使用满足系统要求的最低频率时钟。用地线将时钟区圈起来，时钟线尽量短。
　　MCD 无用端要接高，或接地，或定义成输出端，集成电路上该接电源地的端都要接，不要悬空。闲置不用的运放正输入端接地，负输入端接输出端。
　　时钟、总线、片选信号远离I/O 线和接插件。
　　对A/D 类器件，数字部分与模拟部分宁可统一下也不要交叉。时钟线垂直于I/O 线比平行I/O 线干扰小，时钟元件引脚远离I/O 电缆。
　　元件引脚尽量短，去耦电容引脚尽量短
　　关键的线要尽量粗，并在两边加上保护地。高速线要短要直。
　　任何信号都不要形成环路，如不可避免，让环路区尽量小。
　　所谓模拟地、数字地、 大功率器件地开分，是指布线分开，而最后都汇集到这个接地点上来。与印刷线路板以外的信号相连时，通常采用屏蔽电缆。对于高频和数字信号，屏蔽电缆两端都接地。低频模拟信号用的屏蔽电缆，一端接地为好。对噪声和干扰非常敏感的电路或高频噪声特别严重的电路应该用金属罩屏蔽起来。每个集成电路的电源，地之间都要加一个去耦电容。去耦电容有两个作用：一方面是本集成电路的蓄能电容，提供和吸收该集成电路开门关门瞬间的充放电能；另一方面旁路掉该器件的高频噪声。数字电路中典型的去耦电容0.1uf 的去耦电容有5nH 分布电感，它的并行共振频率大约在7MHz 左右，也就是说对于10MHz 以下的噪声有较好的去耦作用，对40MHz 以上的噪声几乎不起作用。
　　选用频率低的微控制器：选用外时钟频率低的微控制器可以有效降低噪声和提高系统的抗干扰能力。同样频率的方波和正弦波，方波中的高频成份比正弦波多得多。虽然方波的高频成份的波的幅度，比基波小，频率越高越容易发射出成为噪声源，微控制器产生的最有影响的高频噪声大约是时钟频率的3 倍。
　　20MHz以上高速数字电路，将一个门的输出端通过一段很长线引到输入阻抗相当高的输入端，反射问题就很严重，它会引起信号畸变，增加系统噪声。当Tpd＞Tr 时，就成了一个传输线问题，必须考虑信号反射，阻抗匹配等问题。信号在印制板上的延迟时间与引线的特性阻抗有关，即与印制线路板材料的介电常数有关。
　　规则：信号在印刷板上传输，其延迟时间不应大于所用器件的标称延迟时间。
　　可以粗略地认为，信号在印制板引线的传输速度，约为光速的1/3 到1/2 之间。微控制器构成的系统中常用逻辑电话元件的Tr（标准延迟时间）为3 到18ns 之间（在印制线路板上，信号通过一个7W 的电阻和一段25cm 长的引线，线上延迟时间大致在4~20ns 之间。也就是说，信号在印刷线路上的引线越短越好，最长不宜超过25cm。而且过孔数目也应尽量少，最好不多于2 个）
　　当信号的上升时间快于信号延迟时间，就要按照快电子学处理。此时要考虑传输线的阻抗匹配，要避免出现Td＞Trd 的情况，印刷线路板越大系统的速度就越不能太快。
　　干扰信号的强度与相邻导线信号的di/at 有关，与线间距离有关。大面积的地减小了信号线的特性阻抗，信号在D 端的反射大为减小。特性阻抗与信号线到地间的介质的介电常数的平方成反比，与介质厚度的自然对数成正比。
　　AB 线到CD 线的距离要大于AB 线与地距离的2~3 倍。可用局部屏蔽地，在有引结的一面引线左右两侧布以地线。

*博客内容为网友个人发布，仅代表博主个人观点，如有侵权请联系工作人员删除。